ESB电竞

<video id="hdbjh"><ol id="hdbjh"><em id="hdbjh"></em></ol></video>
<pre id="hdbjh"><video id="hdbjh"></video></pre>

    <form id="hdbjh"><span id="hdbjh"></span></form>
      <pre id="hdbjh"></pre>

        <sub id="hdbjh"><video id="hdbjh"></video></sub>
        <em id="hdbjh"><thead id="hdbjh"></thead></em>
          <big id="hdbjh"><noframes id="hdbjh">

            設為首頁加入收藏網站地圖 ENGLISH 信息門戶
            通知信息
            當前位置: 首頁 >> 學術信息 >> 正文

            關于舉辦韓銀和研究員、尹首一教授、蔣力副教授、陳曉明副研究員、葉靖副研究員學術報告的通知—2019西郵學術講座第171講、第172講、第173講、第174講、第175講

            發布時間:2019年12月23日 11時50分12秒  瀏覽次數:

            各部門、各單位:

            應我校電子工程學院邀請,中科院計算所韓銀和研究員、清華大學尹首一教授、上海交通大學蔣力副教授、中科院計算所陳曉明副研究員、中科院計算所葉靖副研究員將于12月29日來我校做專題學術講座,歡迎廣大師生參加!報告的具體安排如下:

            報告時間:2019年12月29日(周日)上午8:30—12:00。

            報告地點:行政樓附一樓報告廳。

            報 告一:機器人專用處理器芯片(韓銀和 研究員)12月29日上午8:40-9:20

            摘    要:未來的機器人將具有高度感知能力、認知能力、靈敏的運動能力,而這些都需要新的計算引擎以提供計算能力支持。目前基于通用嵌入式處理器或可編程邏輯控制器的計算系統,不能滿足性能需求。我們希望能研發新的適合機器人領域的核心芯片,為未來智能機器人提供智能和運動能力。本報告將首先分析機器人中應用負載的特征,然后介紹我們在機器人智能處理器初步成果Dadu,它是一個雙核異構計算架構,包含了一個智能核,集成嵌入式神經網絡加速器,以提供聽覺、視覺等感知能力;一個運動核,集成運動控制加速器,以提供敏捷的運動能力,希望能為未來機器人提供計算“大腦”。

            報告人簡介:韓銀和,中科院計算所研究員,主要研究領域是集成電路設計與測試、計算機體系結構。在這些領域共發表了110多篇學術論文,包含多篇ISCA、HPCA、DAC、ICCAD等體系結構和芯片領域頂級會議論文。韓銀和獲得過2012年國家技術發明二等獎、全國百篇優博提名(獎)、計算機學會優博等,擔任中國計算機學會青年計算機科技論壇(CCF YOCSEF)主席(2016-2017),計算機學會容錯專委秘書長(2016-2019)。他獲得了基金委優秀青年科學基金和重點項目的資助。


            報 告二: AI Chips:Challenge, Opportunity and Architecture(尹首一 教授)12月29日上午9:20-10:00

            摘    要:人工智能近年取得了突破性進展,正在深刻改變人類的生產和生活方式,現有的通用計算平臺(CPU、GPU和FPGA等)難以實現高能效的神經網絡計算,探索新型神經網絡計算芯片架構成為研究熱點和學科前沿,是世界各國爭相發展的戰略制高點。國際IT巨頭,如英特爾、谷歌、IBM,都在競相研發人工智能計算芯片。本報告綜述了深度學習、神經網絡及神經網絡處理器設計的挑戰,詳細介紹了清華大學微電子所設計的Thinker神經網絡計算芯片。該芯片采用可重構架構和電路技術,突破了神經網絡計算和訪存的瓶頸,高能效實現了混合神經網絡計算。

            報告人簡介:尹首一,博士,清華大學長聘教授,微納電子系副主任、微電子學研究所副所長,中國電子學會電子設計自動化專委會秘書長。研究方向為可重構計算、人工智能芯片設計、低功耗設計。已發表學術論文200余篇,包括IEEE JSSC、TPDS、TCSVT、TVLSI、TCAS-I/II和ACM/IEEE ISCA、ISSCC、VLSI、DAC、CICC等集成電路和體系結構領域權威期刊和學術會議。獲授權國家發明專利50余項。出版《可重構計算》專著1部。曾獲國家技術發明二等獎、中國發明專利金獎、教育部技術發明一等獎、江西省科技進步二等獎、中國電子學會優秀科技工作者獎、中國電子信息領域優秀科技論文獎。領銜設計了Thinker系列人工智能芯片,獲得“2017國際低功耗電子與設計學術大會”Design Contest Award?,F任集成電路領域國際會議IEEE DAC、ICCAD、DATE、ASPDAC和A-SSCC的技術委員會委員,國際期刊《IEEE Transactions on Circuits and System I: Regular Papers》、《ACM Transactions on Reconfigurable Technology and Systems》及《Integration, the VLSI Journal》的Associate Editor和《Journal of Low Power Electronics》的Editor Board Member。


            報 告三:Efficient and resilient Neuromorphic computing on edge(蔣力 副教授)12月29日上午10:00-10:40

            摘    要:Intelligent devices on edge are essential in applications such as smart cities, autonomous driving, and the Internet of Things. It is challenging to provide efficiency, resilience, and learning to resource and power limited devices running deep learning applications. In this talk, we will introduce approaches from three levels to tackle these challenges. At the hardware level, we leverage analog-computing devices and in-memory-computing architectures with sufficient efficiency and resilience to overcome the energy-efficiency and memory walls. In the algorithm level, we are one of the pioneers to advocate structural sparsity in DNNs, i.e., a unique software-hardware co-optimization method, using computer architectural characteristics to regularize the DNN weights. In the application level, we propose to use multiple collaborated and scheduled DNN models to approximate and accelerate the general algorithms. We provide architectural and algorithmic optimization to accelerate the DNN learning process.

            報告人簡介:蔣力,博士,上海交通大學計算機科學與工程系副教授,博士生導師。2007年于上海交通大學獲得計算機科學與技術學士學位,2013年于香港中文大學計算機科學與工程系獲得博士學位。2013年赴美國杜克大學ECE系訪問學者,2014年加入上海交通大學計算機科學與工程系。

            從事芯片設計,設計自動化(EDA),計算機體系結構,基于機器學習算法的芯片及硬件系統性能、可靠性提升等。在芯片設計自動化領域的主流國際會議和期刊上發表論文46篇,其中一篇獲ICCAD最佳論文提名。據IEEE數字圖書館統計,5篇論文在其會議所收錄的所有論文中引用數排前5%(分別為4/330,5/122,3/143,4/328,6/131)。曾獲亞洲測試會議(ATS),最佳博士論文獎,IEEE芯片測試技術委員會E. J. McCluskey Doctoral Thesis Award,亞洲區決賽第一名,總決賽入圍獎;2019年獲ACM上海新星獎,CCF(中國計算機學會)集成電路EarlyCareerAward。


            報 告四:存算一體電路和架構(陳曉明 副研究員)12月29日上午10:40-11:20

            摘    要:隨著存儲器和處理器的性能差距日益增大,現代計算機廣泛采用的馮·諾依曼架構正面臨著嚴峻的“存儲墻”瓶頸。存算一體,通過在存儲器中實現部分計算功能,達到緩解“存儲墻”瓶頸的目的。存算一體在后摩爾定律時代對提升計算系統的性能和能效具有巨大潛力。本報告將介紹存算一體的相關背景、發展歷史、實施方法,并分享我們實驗室近兩年在存算一體電路和架構設計方面的研究成果。

            報告人簡介:陳曉明,中國科學院計算技術研究所智能計算機研究中心副研究員。分別于2009年、2014年在清華大學電子工程系獲得學士、博士學位。2014-2016年在美國卡內基梅隆大學從事博士后研究,2016-2017年在美國圣母大學擔任訪問助理教授。研究方向包括集成電路設計自動化和計算機體系結構。已在這些領域發表1本專著和60余篇學術論文,其中包括14篇CCF A類會議/期刊論文(HPCA、DAC、TPDS、TCAD等)。2018年獲首屆阿里巴巴達摩院青橙獎;2018年入選中國科協青年人才托舉工程;;2014年獲清華大學優秀博士論文獎;三次獲國際會議最佳論文提名獎。


            報 告五:神經網絡軟硬件安全(葉靖 副研究員)12月29日上午11:20-12:00

            摘    要:神經網絡在圖片分類和語音識別等多個領域取得了突破性進展,得到越來越廣泛的應用,然而,在性能與精度不斷提升的背后,其安全問題同樣不容忽視。本次報告涉及圖片分類和語音識別,介紹神經網絡的軟硬件安全問題,從硬件、數據、算法等不同角度介紹其安全隱患和防御方法,分享近年來在該領域發表的相關研究成果,探討未來可能的發展方向,包括面向圖片分類的硬件木馬設計方法、基于物理不可克隆電路的神經網絡模型參數保護方法、面向語音識別的對抗樣本防御方法等。

            報告人簡介:葉靖,中國科學院計算技術研究所計算機體系結構國家重點實驗室副研究員,中國計算機學會(CCF)第九屆容錯計算專業委員會秘書長,CCF集成電路設計專業組委員,CCF高級會員,中國科學院青年創新促進會會員。2014年在中科院計算所獲博士學位,2008年在北京大學信息科學與技術學院獲學士學位。研究方向包括集成電路測試與診斷、硬件安全(物理不可克隆函數、硬件木馬等)、人工智能軟硬件安全等。已發表EI/SCI論文40余篇,擁有8項授權發明專利。曾獲北京市科學技術獎二等獎、IEEE CSTIC大會最佳青年論文獎、IEEE測試技術委員會E. J. McCluskey博士論文獎亞洲區第二名、中科院院長優秀獎等。自2016年起發起并舉辦了全國硬件安全年度論壇,是2019年CCF全國容錯計算學術會議程序主席,2018年CCF中國測試學術會議組委會主席,2018年IEEE亞洲測試會議(ATS)Tutorial Chair,擔任GLSVLSI, ITC-Asia, AsianHOST, WRTLT, IOLTS等國際會議的程序委員會委員,是IEEE TCAD, IEEE TVLSI, IEEE TCAS, Elsevier Integration the VLSI Journal, JCST等期刊審稿人。

            特此通知。

            科研處

            電子工程學院

            2019年12月23日



            上一條:關于舉辦劉峰豪博士學術講座的通知

            下一條:關于舉辦林璟鏘研究員學術報告的通知 —2019西郵學術講座第170講

            關閉頁面

            雁塔校區

            電話:029-85383106

            郵政編碼:710061

            雁塔校區地址:西安市長安南路563號

            長安校區

            電話:029-88166105

            郵政編碼:710121

            長安校區地址:西安市長安區西長安街618號

            版權所有:西安郵電大學 2011-2020 中國西安長安南路563號 陜ICP備040096號
            ESB电竞
            友情链接:盛世高频 上海福彩网 银钻国际开户 库博体育